|
Forschungsschwerpunkt
Berücksichtigung und Vermeidung von Elektromigration beim Layoutentwurf
|
|
|
|
|
|
|
Theoretische Untersuchungen zur Entwicklung von Stromdichten (Quelle: ITRS Roadmap)
|
|
Simulation der Stromdichte-verteilung
|
|
Experimentelle Verifikation von Elektromigrationserscheinungen
|
-
Schaltungs- und Layoutanalyse zur Ermittlung elektromigrationsgefährdeter Netze und Untersuchung des
Einflusses verschiedener Stromarten und Stromdichten auf die Elektromigration
-
Entwicklung von effektiven Stromdichte-Verifikationsmethoden für Leiterbahnen und Vias unterschiedlichster Geometrien
-
Untersuchung neuartiger Technologien zur Vermeidung von Elektromigrations-Erscheinungen
|
Veröffentlichungen (Auswahl): |
-
M. Thiele, J. Lienig,
"Der Feind auf dem Chip – Elektromigration in digitalen Schaltungen,"
[pdf,
elektroniknet.de]
Elektronik, WEKA Fachmedien, Ausgabe 2, pp. 32-36, Feb. 2012.
-
M. Thiele, J. Lienig,
"Elektromigrationserscheinungen in zukünftigen digitalen Schaltungen,"
Tagungsband Dresdner Arbeitstagung Schaltungs- und Systementwurf (DASS 2011),
Fraunhofer Verlag, ISBN 978-3-8396-0259-1, pp. 30-35, May 2011.
-
J. Lienig, "Introduction
to Electromigration-Aware Physical Design," Invited Talk,
[pdf]
Proceedings of the International Symposium on Physical Design
(ISPD'06), San Jose, CA, pp. 39-46, April 2006.
-
G. Jerke, J. Lienig,
J. Scheible, "Reliability-Driven Layout Decompaction for Electromigration
Failure Avoidance in Complex Mixed-Signal IC Designs,"
[pdf,
slides] Proceedings of the Design Automation Conference (DAC'04),
San Diego, CA, pp. 181-184, June 2004.
-
G. Jerke, J. Lienig, "Hierarchical
Current Density Verification in Arbitrarily Shaped Metallization Patterns of
Analog Circuits," [pdf]
IEEE Transactions on Computer-Aided Design of Integrated Circuits and
Systems, vol. 23, no. 1, pp. 80-90, Jan. 2004
-
J. Lienig, G. Jerke,
"Elektromigration -- eine neue Herausforderung beim Entwurf elektronischer
Baugruppen," F&M Feinwerktechnik, Mikrotechnik, Mikroelektronik, Part
I/Teil I: Ursachen und Beeinflussungsmöglichkeiten [pdf]:
pp. 36-39, Oct. 2002, Part II/Teil II: Stromabhängige Verdrahtung von
Leiterbahnen [pdf]:
pp. 26-28, Jan./Feb. 2003, Part III/Teil III: Berechnung von St valign="top"romdichten [pdf]:
pp. 12-15, March 2003.
-
J. Lienig, G. Jerke, "Current-Driven
Wire Planning for Electromigration Avoidance in Analog Circuits," [pdf,
slides] Proceedings of the 8th Asia and South Pacific Design Automation
Conference (ASP-DAC), Kitakyusyu, Japan, pp. 783-788, 2003.
Dipl.-Ing. Matthias Thiele
matthias.thiele ifte.de
Prof. Dr.-Ing. habil. Jens Lienig
jens.lienig ifte.de
|