



AUFGABENSTELLUNG FÜR DIE ÜBUNG RECHNERGESTÜTZTER BAUGRUPPEN-ENTWURF

Vorlesung Rechnergestützter Baugruppen-Entwurf • Sommersemester 2011

Impressum:

Fakultät Elektrotechnik und Informationstechnik • Institut für Feinwerktechnik und Elektronik-Design
01062 Dresden (Postadresse) • 01069 Dresden • Mommsenstraße 13 (Besucheradresse)

Aufgabenstellung für die Übung „Rechnergestützter Baugruppen-Entwurf“ (Sommersemester 2011)

Begleitend zur Vorlesung „Rechnergestützter Baugruppen-Entwurf“ gehalten von
Prof. Dr.-Ing. habil. Jens Lienig im Sommersemester 2011

Im Internet: http://www.ifte.de/lehre/rechn_bg_entwurf

Autoren:

Dipl.-Ing. Andreas Krinke • Zi. BAR II/58 • Tel. 463 36263
Dr.-Ing. Frank Reifegerste • Zi. BAR II/58 • Tel. 463 36296

Dokumentversion: 1.4

Änderungsdatum: 4.4.2011

Alle Rechte an der Verwendung des Dokuments, an dessen Bestandteilen und Inhalten vorbehalten.

AUFGABENSTELLUNG ÜBUNG RECHNERGESTÜTZTER BAUGRUPPEN-ENTWURF SOMMERSEMESTER 2011

Ziel der Übung zur Vorlesung „Rechnergestützter Baugruppen-Entwurf“ ist es, beim Verdrahtungsträger-Entwurf auftretende Teilaufgaben zu trainieren und so eine Übersicht über die dabei ablaufenden Schritte zu erhalten. Anhand kommerzieller Entwurfssysteme sollen eigene Erfahrungen auf dem Gebiet des Layoutentwurfs und der -verifikation gesammelt werden. Dabei sind die elektrischen, mechanischen, wirtschaftlichen und technologischen Randbedingungen zu beachten.

Schwerpunktthemen der diesjährigen Übung sind:

- I. Leiterplattenentwurf einer mit SMD-Bauelementen bestückten Platine,
- II. Schaltkreisentwurf auf Standardzellen-Basis.

I. LEITERPLATTENENTWURF EINER MIT SMD-BAUELEMENTEN BESTÜCKTEN PLATINE

Motivation zur Aufgabenstellung

Ein häufig auftretendes Problem im grafischen Gewerbe ist die unzureichende Vergleichbarkeit von Farben auf Computermonitoren. Eine Lösung besteht im Kalibrieren des Monitors. Hierzu lassen sich kostengünstige Farbmesssensoren zum Bestimmen der XYZ-Normfarbwerte nach dem Dreibereichsverfahren einsetzen. Seit kurzem werden integrierte Siliziumdetektoren angeboten, die neben Fotodioden auch die hierfür erforderlichen hochgenauen Farbfilter beinhalten. Den typischen Einsatzfall beim Kalibrieren von Monitoren zeigt Abb. 1. Hierbei wird das Messgerät am Monitor befestigt. Zu einer Anzahl von auf dem Monitor angezeigten farbigen Flächen mit bekannten RGB-Farbtripeln werden die zugehörigen XYZ-Normfarbwerte bestimmt¹. Aus diesen Messwerten lassen sich dann Korrekturfunktionen berechnen, deren Anwendung zu einer reproduzierbaren Farbwiedergabe auf unterschiedlichen so kalibrierten Monitoren führt.




Abb. 1 Einsatz eines Farbmessgerätes bei der Bildschirmpflichtmessung

Im Übungsteil Leiterplattenentwurf soll zu der vorliegenden Schaltung ein Leiterplattenlayout unter Berücksichtigung verschiedener Randbedingungen entworfen werden. Hierfür steht im PC-Kabinett BAR II/20A das kommerzielle Layoutsystem „Altium Designer“ zur Verfügung.

¹ Hierzu sind Weißreferenzpunkt, Gammawert und Maximalleuchtdichte zu definieren.

Überblick über die Schaltung

Gegeben ist die Schaltung nach Anhang 2. Das Blockschaltbild in Abb. 2 verdeutlicht deren Funktion.




Abb. 2 Funktionsschaltbild der Schaltung des Farbmessgerätes

Die Fotodioden des Farbsensors werden im Kurzschlussbetrieb betrieben und stellen beleuchtungsstärkeabhängige Stromquellen dar. Die Ströme werden durch die nachfolgenden Transimpedanzverstärker in proportionale Spannungen gewandelt, welche von einem Analog-Digital-Wandler (ADU) digitalisiert werden. Dieser Schaltungsteil ist für jeden der drei Messkanäle ausgeführt. Die digitalen Messwerte werden von einem Mikrocontroller ausgewertet und über eine USB-Schnittstelle zur Weiterverarbeitung am PC zur Verfügung gestellt. Über die USB-Schnittstelle erfolgt auch die Stromversorgung des Messgerätes. Weitere Komponenten der Schaltung sind die Spannungsversorgung, eine Referenzspannungsquelle, die Takterzeugung für den Mikrocontroller mittels Quarz sowie die Schnittstelle zu dessen Programmierung. Die Programmierung des Mikrocontrollers ist nicht Inhalt der Übung. Über eine zusätzlich vorhandene Leuchtdiode (LED) wird der aktuelle Betriebszustand der Schaltung signalisiert.

Ziel

Ziel des Leiterplattenentwurfs ist es, die vorgegebene Schaltung in ein funktionsfähiges und herstellbares Layout umzusetzen. Die maximale Umgebungstemperatur (Lufttemperatur) beträgt 50 °C. Weiterhin sind EMV-Aspekte, thermische Aspekte (Verlustleistungen, Leiterbahnbreiten), mechanische Randbedingungen (Befestigungsmöglichkeiten, Lage des Sensors, der Bauelemente und Steckverbinder) und technologische Parameter (Leiterbahnbreiten, Kupferdicken, Via-Durchmesser) zu berücksichtigen. Da das Messgerät am Monitor betrieben werden soll, ist auf eine mögliche Montage in einem Gehäuse und auf einen geringen Platzbedarf zu achten.

II. SCHALTKREISENTWURF AUF STANDARDZELLEN-BASIS

Motivation zur Aufgabenstellung

Für einen autonomen Staubsaugerroboter soll ein Schaltkreis zur übergeordneten Steuerung entwickelt werden. In Abhängigkeit von aktueller Akku-Kapazität, Füllstand des Staubbehälters und dem Signal eines Tasters soll dieser Schaltkreis entweder das Staubsaugen aktivieren oder den Roboter zurück zur Ladestation beordern. Neben der Signalisierung einer notwendigen Behälterleerung durch einen Schallwandler soll weiterhin die verbleibende Kapazität des Akkus visualisiert werden.


Die Aufgabe besteht darin, einen Schaltkreis in Standardzellentechnologie zu entwickeln, der das im Folgenden genauer beschriebene Verhalten realisiert. Zu diesem Zweck steht das kommerzielle Schaltkreis-Entwurfssystem „Tanner EDA Tools“ im PC-Kabinett BAR II/20A zur Verfügung.

Überblick über die Schaltung

Abb. 3 zeigt eine Übersicht des Schaltkreises mit allen Ein- und Ausgängen und ihren Bedeutungen.

Eingänge

- High-aktives Resetsignal,
- Taktsignal (Clk) mit einer Frequenz von 32,768 kHz, das von einem Uhrenquarz abgeleitet ist,
- Signal eines entprellten Tasters, der bei Betätigung einen einzelnen High-Impuls mit einer Länge von 1 ms erzeugt.
- Vier Signalleitungen vom Lade-IC, die mit ihren 16 möglichen Zuständen die aktuelle Kapazität des Akkus abbilden; Abb. 4 zeigt, wie die Zustände zu interpretieren sind.
- Signal des Sensors, der den Füllstand des Staubbehälters prüft. Es ist logisch „1“, wenn der Behälter voll ist, ansonsten „0“.






Abb. 4 Zuordnung der 16 möglichen Zustände des Busses sowie der aktiven LEDs zur relativen Kapazität C des Akkus (Verhältnis von aktueller zu maximaler Kapazität). Der Wert 15 (0xF) wird nur bei Abschluss des Ladevorgangs ($C = 100\%$).

Ausgänge

- Signal zur Festlegung des Modus. Ist es logisch „1“, fährt der Roboter umher und saugt. Ist es logisch „0“, kehrt er zur Ladestation zurück, wo die Akkus wieder aufgeladen werden.
- Drei Signale zur Ansteuerung der Akku-Kapazitäts-Anzeige. Sie besteht aus einer grünen, einer gelben und einer roten LED. Die LEDs leuchten bei einem High-Pegel.
- Signal zur Aktivierung eines Piezo-Schallwandlers. Solange eine logische „1“ anliegt, wird ein Ton erzeugt.


Verhaltensregeln des Roboters

1. Die Betätigung des Tasters invertiert den Zustand des Roboters: war er inaktiv, so ist er danach aktiv und umgekehrt. Das Aufladen in der Ladestation erfolgt unabhängig vom Zustand.
2. Der Roboter soll sich im Modus Staubsaugen (Ausgangssignal logisch „1“) befinden, solange er aktiviert ist, der Staubbehälter nicht voll ist und die relative Akku-Kapazität größer als 20 % ist. Ist eine dieser Bedingungen nicht erfüllt, soll er zurück zur Ladestation fahren bzw. dort bleiben (Modus 2).
3. Befindet sich der Roboter aktiv in der Ladestation, dann soll er so lange dort bleiben, bis die Akkus voll ($C = 100\%$) und alle Bedingungen der zweiten Regel erfüllt sind.
4. Befindet sich der Roboter inaktiv in der Ladestation, dann führt eine Aktivierung durch Betätigung des Tasters zum Moduswechsel, falls alle Bedingungen der zweiten Regel erfüllt sind.
5. Ist der Roboter aktiv und der Staubbehälter voll, dann soll der Schallwandler jede Minute für eine Sekunde piepen.
6. Die Visualisierung der Akku-Kapazität mit den drei LEDs soll entsprechend Abb. 4 erfolgen.

Zur Realisierung dieses Verhaltens stehen Logik-Gatter und Flipflops in der Standardzellenbibliothek zur Verfügung. Durch geeignete Verschaltung können Frequenzteiler, Automaten, kombinatorische Logikschaltungen etc. entworfen werden.

Es soll ein Schaltkreis auf Standardzellen-Basis unter Verwendung des Entwurfssystems „Tanner EDA Tools“ entworfen und verifiziert werden. Folgende Teilaufgaben sind dabei zu lösen (siehe Abb. 5):

1. Die Gesamtschaltung ist geeignet in einzelne Funktionseinheiten zu unterteilen.
2. Die einzelnen Module und die resultierende Gesamtschaltung werden als Stromlaufplan (Schematic) umgesetzt und mit dem Stromlaufplan-Editor S-Edit eingegeben (Stromlaufplan-Entwurf).
3. Anschließend erfolgt die Simulation der Module mit T-Spice.
4. Nach erfolgreicher Schaltungssimulation können die Standardzellen mit dem Layout-Tool L-Edit platziert und verdrahtet werden.
5. Abschließend wird der Layoutentwurf mittels Layoutverifikation auf Einhaltung der Entwurfsregeln und Vollständigkeit überprüft (DRC, LVS).
6. Die Eigenschaften des entworfenen Schaltkreises sind in einem Datenblatt zu dokumentieren.



Ziel

Ziel des Schaltkreisentwurfs ist es, die vorgegebene funktionale Spezifikation in ein funktionsfähiges, optimiertes und herstellbares Standardzellen-Layout umzusetzen. Die benötigte Chipfläche ist möglichst klein zu halten. Dafür sind bei der Logikminimierung die De Morgan'schen Regeln anzuwenden und Zwischensignale innerhalb der Logik mehrfach zu verwenden.

Da der fertige Schaltkreis auf einer Leiterplatte zum Einsatz kommen kann, ist ein passendes IC-Gehäuse auszuwählen und dessen Pinbelegung zu beachten. Diese Angaben sind in einem Datenblatt zu dokumentieren.

ABLAUF DER ÜBUNG

Neben den technischen Aufgaben soll die Projektarbeit trainiert werden. Es wird in Gruppen zu vier Studenten gearbeitet. Dabei bearbeiten jeweils zwei Studenten den Schaltkreisentwurf und zwei Studenten den Leiterplattenentwurf.

Zuerst wird ein Terminplan erstellt. In diesem Terminplan werden die zur Lösung notwendigen Teilaufgaben (z. B. Problem-, Schaltungs-, Anforderungsanalyse, Recherche, Berechnung, Layout, Dokumentation) jeweils mit einem Datum und dem Bearbeiter versehen. Anhand dieses Plans kann bei der Aufgabebearbeitung der aktuelle Projektstand kontrolliert werden. Für dabei entstehende Fragen stehen Konsultationstermine zur Verfügung.

Termine

Die Vorlesung „Rechnergestützter Baugruppen-Entwurf“ (2 SWS Vorlesung, 1 SWS Übung) findet dienstags in der 6. DS wöchentlich statt (BAR 205). Der Vorlesungsteil wird sich bis Anfang Juni erstrecken. Die Übung ist mittwochs in der 5. DS, jeweils gerade Woche (BAR II/20A). Weitere Übungstermine werden aktuell vereinbart. Konsultationsmöglichkeiten bestehen jeweils zu den Übungsterminen im Raum BAR II/20A.

Hinweis: Die Vorlesungstermine am 12.4.2011 (6. DS) und 19.4.2011 (6. DS) werden zur Einführung in die Übung genutzt und finden im Raum BAR II/20A statt (siehe nachfolgende Terminplanung).

- 5.4.2011, Dienstag, BAR 205 - erste Vorlesungsstunde, Vorstellung der Aufgabenstellung für die Übung, Gruppeneinteilung (4er Gruppen). Die Gruppen werden den zwei Blöcken A und B zugeordnet.
- 6.4.2011, Mittwoch, 5. DS (nur Block A) und 12.4.2011, Dienstag, 6. DS (nur Block B) jeweils im PC-Kabinett BAR II/20A - einführende Übung in die Entwurfssysteme „Tanner EDA Tools“ und „Altium Designer“. (Blockeinteilung vom 5.4.2011 beachten!)
- 19.4.2011, Dienstag, 6. DS (nur Block B) und 20.4.2011, Mittwoch, 5. DS (nur Block A) jeweils im PC-Kabinett BAR II/20A - Selbststudium und eigenständiger Durchlauf nach Vorlage mit „Altium Designer“ und „Tanner EDA Tools“.

Hinweis: Der eigenständige Durchlauf eines Entwurfs bis zum 2.5.2011 nach den ausgegebenen Vorlagen ist Voraussetzung für die weitere Teilnahme an den Übungen. Der Durchlauf erfolgt entsprechend der Aufgabeneinteilung innerhalb der Gruppe, d. h. die LP-Entwerfer einer Gruppe führen nur den Altium-Durchlauf durch, die Schaltkreis-Entwerfer nur den Durchlauf mit den Tanner EDA Tools.

- Ab 26.4.2011 dienstags, 6. DS, Vorlesung, BAR 205.
- 3.5.2011, dienstags, 6. DS (2. Vorlesung), BAR 205: Abgabe eines Terminplans für jede Gruppe.
- Übungskonsultationen ab 4.5.2011, mittwochs 5. DS (gerade Woche, BAR II/20A) bzw. weitere Termine für die Studienrichtungen IT und ME nach Absprache.
- 21.6.2011, Dienstag, 6. DS - Abgabe der einzureichenden Unterlagen (Umfang s. u.) und Hinweise zur Prüfung, Prüfungsterminfestlegung, BAR 205. Anwesenheitspflicht!
- 23.6. bis 30.6.2011 - mündliche Prüfung, BAR II/56, Termin wird bei Abgabe des Belegs am 21.6.2011 festgelegt.

ERGEBNISSE

Alle Lösungswege sind nachvollziehbar zu dokumentieren. Verwendete Programme müssen, sofern sie nicht im Rechnerkabinett installiert sind, vorgeführt werden können.

Einzureichende Unterlagen

Die Projektdokumentation sollte folgende Unterlagen in ausgedruckter Form umfassen:

- Titelblatt mit Namen der Bearbeiter,
- Gliederung der Arbeit,
- Terminplan,
- Dokumentation Aufgabe I - Leiterplattenentwurf:
 - Dokumentation des Lösungswegs, eigener Überlegungen und Berechnungen,
 - Ausdrucke des eigenen Schaltplans, der Layoutebenen, des Bestückungsplans und der mechanischen Maßzeichnung der Leiterplatte (Außenabmessungen, Befestigungsbohrungen),
 - im Anhang: sonstige bei der Problemlösung verwendeten Informationen (kein Ausdruck von IC-Datenblättern),
- Dokumentation Aufgabe II – Schaltkreisentwurf:
 - Dokumentation der Problemanalyse, der Vorgehensweise bei der Umsetzung und eigener Überlegungen bei der Layout-Optimierung,
 - Dokumentation des Entwurfsprozesses: Ausdrucke der Schaltpläne, der Simulationsergebnisse, des fertigen Layouts und der Layout-Verifikation; Erläuterung aufgetretener Probleme,
 - Dokumentation des Schaltkreises in einem Datenblatt: Beschreibung der Funktion des Schaltkreises, Pinbelegung, Charakterisierung aller Ein- und Ausgangssignale, Name und Abmessungen des gewählten Gehäuses [5]; für ein Beispiel siehe [1],
- Quellenverzeichnis.

Zusätzlich müssen folgende Dateien auf dem ausgeteilten Übungs-USB-Stick in einem unter Windows lesbaren Format abgegeben werden:

- Altium Designer-Projektdateien des Leiterplattenentwurfs,
- Ergebnisdateien für Leiterplattenproduktion (Gerber-Dateien),
- Tanner-Projektdateien des Schaltkreisentwurfs,
- Ergebnisdateien für IC-Herstellung (GDS II-Dateien),
- sonstige Quelldateien von Programmen, die zur Problemlösung benutzt wurden.

Die Dateien müssen zugeordnet werden können. Dazu ist gegebenenfalls eine Beschreibung anzufügen. Beschreibende Dokumente müssen mit Microsoft Word oder mit Adobe Acrobat Reader lesbar sein.

Prüfung

Zum Zeitpunkt der mündlichen Prüfung erfolgt die Verteidigung des Projekts. Diskussionsgrundlage bilden die eingereichten Unterlagen. Zu diesem Termin sollten alle Mitarbeiter eines Teams über das gesamte Projekt (also auch über die andere, nicht selbst bearbeitete Teilaufgabe) auskunftsfähig sein und getroffene Entscheidungen begründen können.

Konkret gliedert sich die Prüfung in die Teile:

- Vorstellung der Ergebnisse der Aufgaben I und II durch die Gruppe in einem jeweils fünfminütigen Kurzvortrag,
- Beantwortung von Fragen zum Projekt durch die Gruppe,
- Prüfungsfragen zur Vorlesung „Rechnergestützter Baugruppen-Entwurf“.

Die Abschlussnote setzt sich aus der Bewertung des Belegs und der mündlichen Prüfung zusammen.

GLOSSAR

ADU	...	A nalog- D igital- U msetzer
DRC	...	D esign R ule C heck – Überprüfen des Ergebnis-Layouts auf das Einhalten von technologischen Entwurfsregeln
EDA	...	E lectronic D esign A utomation – Automatisierung des Elektronik-Designs
IC	...	I ntegrated C ircuit – Integrierter Schaltkreis
LED	...	L ight E mitting D iode – Leuchtdiode
LVS	...	L ayout V ersus S chematic – Überprüfen der Gleichheit von Layout und Schematic (Schaltplan, Stromlaufplan)
PGA	...	P rogrammable G ain A mplifier – Verstärker mit programmierbarer Verstärkung
routen	...	Verlegen von Leiterbahnen
Flipflop	...	1-Bit-Speicherelement
Schematic	...	Schaltplan, Stromlaufplan

QUELLEN- UND LITERATURVERZEICHNIS

[1] Beispiel zu einem Datenblatt unter:

http://www.analog.com/static/imported-files/data_sheets/AD5303_5313_5323.pdf (31.3.2011)

[2] Händschke, Jürgen: Leiterplattendesign: Ein Handbuch nicht nur für Praktiker, Verlag Eugen Leuze, 2006.

[3] Onlinedokumentation Altium Designer (auf Übungs-PCs verfügbar)

[4] Onlinedokumentation Tanner Tools (auf Übungs-PCs verfügbar)

[5] Katalog von IC-Gehäusen unter: <http://www.onsemi.com/pub/Collateral/CASERM-D.PDF> (31.3.2011)

[6] Fehlersuche beim Schaltkreisentwurf mit Tanner EDA Tools unter:

http://www.ife.de/lehre/rechn_bg_entwurf/uebung/Fehlersuche_Tanner.pdf (31.3.2011)

LINKS ZU DEN HERSTELLERN DER VERWENDETEN BAUELEMENTE

Analog Devices	www.analog.com (30.3.2011)
AVX Corporation	www.avx.com (30.3.2011)
Kingbright	www.kingbright.com (30.3.2011)
MAZeT GmbH	www.jencolor.de (30.3.2011)
Mercury United Electronics	www.mecxtal.com (30.3.2011)
Molex	www.molex.com (30.3.2011)
National Semiconductor	www.national.com (30.3.2011)
Samtec	www.samtec.com (30.3.2011)
ST Microelectronics	www.st.com (30.3.2011)
Vishay	www.vishay.com (30.3.2011)
Welwyn	www.welwyn-tt.co.uk (30.3.2011)
Yageo	www.yageo.com (30.3.2011)


ANHANG

- Anhang 1 Stückliste für Leiterplattenentwurf
- Anhang 2 Stromlaufplan für Leiterplattenentwurf


Stückzahl	Referenz in Stromlaufplan	Wert bzw. Bezeichnung	Funktion	Hersteller	Schlüsselnummer lt. Hersteller	Bauform/Gehäuse
2	C70-C71	27 pF (C0G), 100 V	Kondensator	AVX	08051A270JAT2A	0805
3	C20-C22	100 pF (C0G), 100 V	Kondensator	AVX	08051A101JAT2A	0805
14	C1, C10, C23, C32, C41, C42, C50, C52, C54, C61-C63, C65-C66	100 nF (X7R), 50 V	Kondensator	AVX	08055C104JAT2A	0805
6	C30-C31, C40, C51, C53, C64	10 µF (X5R), 10 V	Kondensator	AVX	0805ZD106KAT2A	0805
2	R1-R2	22 Ω	Widerstand	Yageo	RC0805FR-0722RL	0805
1	R60	100 Ω	Widerstand	Yageo	RC0805FR-07100RL	0805
1	R3	1,5 kΩ	Widerstand	Yageo	RC0805FR-071K5L	0805
8	R5-R9, R50-R52	100 kΩ	Widerstand	Yageo	RC0805FR-07100KL	0805
2	R4, R70	1 MΩ	Widerstand	Yageo	RC0805FR-071ML	0805
3	R20-R22	1 MΩ, ± 0,1 %, ±25 ppm/K	Widerstand	Welwyn	PCF0805R 1M0BI.T1	0805
1	L1	1 µH	Spule	Vishay	IMC0805ER1R0J01	0805
1	V1	KPHCM-2012SECK	Leuchtdiode	Kingbright	KPHCM-2012SECK	0805
1	N1	MTCSiCS	Farbsensor	MaZet GmbH	MTCSiCS	LCC8
1	N2	AD8618ARUZ	Vierfach-Operationsverstärker	Analog Devices	AD8618ARUZ	TSSOP-14
1	N3	LP2992IM5-3.3NOPB	Spannungsregler	National Semiconductor	LP2992IM5-3.3NOPB	SOT23-5
1	N4	ADR440BRZ	Präzisionsspannungsquelle	Analog Devices	ADR440BRZ	SO-8
1	N5	AD7799BRUZ	Analog-Digital-Wandler	Analog Devices	AD7799BRUZ	TSSOP-16
1	D6	STM32F103T6U6	Mikrocontroller	ST Microelectronics	STM32F103T6U6	VFQFPN-36
1	D7	16,0 MHz	Schwingquarz	Mercury United Electronics	X22-16.000-12-30/30/4085	siehe Datenblatt
1	X1	47346-0001	Mikro-USB-Buchse Typ B	Molex	47346-0001	siehe Datenblatt
1	X2	FTS-105-03-L-DV	SMD-Steckerleiste	Samtec	FTS-105-03-L-DV	siehe Datenblatt

Stückliste für Leiterplattenentwurf







USB-Schnittstelle



Stromversorgung



Mikrocontroller



Programmierschnittstelle

Analogteil

Title Farbmessgerät		
Size	Document Number CM_V1.0	Revision V1.0
Date 31.03.2011	Sheet 1 of 1	
File	Drawn By JFTE	