|
|
|
Dipl.-Ing.
Tilo Meister
Dipl.-Ing. Tilo
Meister
Wissenschaftlicher Mitarbeiter
|
English
|
|
Veröffentlichungen: |
|
|
|
Konferenzbeitrag
(6/2011)
SLIP 2011 |
T. Meister,
J. Lienig, G. Thomke,
Interface Optimization for Improved Routability in
Chip-Package-Board Co-Design
13th Int. Workshop on System
Level Interconnect Prediction (SLIP), San Diego, CA, pp.
1-8, June 2011, ISBN: 978-1-4577-1240-1. (PDF)
|
|
Konferenzbeitrag
(5/2010)
DASS 2010 |
R. Fischbach, J. Lienig, T. Meister,
Herausforderungen bei der Automatisierung des Layoutentwurfs
bei dreidimensionalen heterogenen Systemen
Tagungsband Dresdner
Arbeitstagung Schaltungs- und Systementwurf (DASS 2010),
Fraunhofer Verlag,
ISBN: 978-3-8396-0126-6, pp. 37-42, Mai
2010.
|
|
Konferenzbeitrag
(5/2010)
edaWorkshop 10 |
T. Meister, J. Lienig,
Routability Prediction for Three-Dimensional Circuits
Tagungsband edaWorkshop 10, VDE Verlag,
ISBN: 978-3-8007-3252-4, pp. 29-34, Mai
2010.
|
|
Buchkapitel
(04/2010) |
T. Meister, J. Lienig, G. Thomke,
Universal Methodology to Handle Differential Pairs During Pin
Assignment
VLSI-SoC: Design Methodologies
for SoC and SiP, Ch. Piguet, R. Reis , D. Soudris (eds.)
Springer Verlag, ISBN: 978-3-642-12266-8, pp. 22-42, 2010. (Leseprobe)
|
|
Konferenzbeitrag
(9/2009) ZuE09 |
T. Meister, J. Lienig,
Neue Herausforderungen an die Verdrahtungsvorhersage beim
3D-Layoutentwurf
GMM-Fachbericht 61,
Zuverlässigkeit und Entwurf, VDE Verlag, pp. 99-106, Sept.
2009. (PDF)
|
|
Eingeladener Vortrag
(7/2009) SLIP 2009 |
R. Fischbach, J. Lienig, T.
Meister,
From 3D Circuit Technologies and Data Structures to Interconnect
Prediction
Proc. of 2009 Int. Workshop on
System Level Interconnect Prediction (SLIP), San Francisco,
CA, pp. 77-84, July 2009. (PDF)
|
|
Konferenzbeitrag
(10/2008) VLSI-SoC 2008 |
T. Meister, J. Lienig, G. Thomke,
Universal Methodology to Handle Differential Pairs During Pin
Assignment
Proc. of the 16th IFIP/IEEE
Int. Conf. on Very Large Scale Integration (VLSI-SoC 2008),
Rhodes Island, Greece, pp. 347-352, Oct. 2008, ISBN:
978-3-901882-32-6. (PDF)
|
|
Konferenzbeitrag
(04/2008) Analog08
|
T. Meister, J. Lienig, G. Thomke,
Pinzuordnungs-Algorithmen für hochkomplexe Area-Array-Komponenteny
GMM-Fachbericht ANALOG '08,
Siegen, pp. 177-182, April 2008. (PDF)
|
|
Konferenzbeitrag
(03/2008) DATE08
|
T. Meister, J. Lienig, G. Thomke,
Novel Pin Assignment Algorithms for Components with Very High
Pin Counts
Proceedings Design, Automation and Test in Europe (DATE),
Munich, pp. 837-842, March 2008.
(PDF)
|
|
Diplomarbeit (10/2006)
TU Dresden, IBM
|
Berücksichtigung von Differential Pairs bei der
automatisierten Pinzuordnung |
|
Praktikum (5/2006)
IBM
|
Implementierung von Pinzuordnungs-Algorithmen und
Designanalyse-Algorithmen |
|
Studienarbeit (9/2005)
TU Dresden, IBM
|
Optimierung der Pinzuordnung bei komplexen
Leiterplatten |
|
Biographie: |
|
|
|
10/2001 - 12/2006
|
Elektrotechnikstudium, TU Dresden
|
seit 1/2007
|
Wissenschaftlicher Mitarbeiter, TU
Dresden
|
|
Kontakt: |
|
|
|
Telefon |
+49 351 463 3 47 05 |
|
Telefax |
+49 351 463 3 71 83 |
|
E-Mail |
tilo.meister ifte.de |
|
Postanschrift |
TU Dresden |
|
|
Institut für Feinwerktechnik und
Elektronik-Design |
|
|
D-01062 Dresden |
|
Besucheradresse |
Barkhausenbau |
|
|
Helmholtzstraße 18 |
|
|
Zimmer II/41 |
|
