Technische Universität
Dresden |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Beachten Sie bitte auch die aktuellen Angebote vor dem Raum BAR II/26 oder fragen Sie die Arbeitsgruppenleiter nach möglichen Themen!
Entwicklung eines Verfahrens zur Transformation von Randbedingungen Beim Entwurf analoger integrierter Schaltungen müssen eine Vielzahl von Randbedingungen berücksichtigt werden. Oftmals hängt der Zustand dieser Randbedingungen von Designparametern ab, die je nach Entwurfsschritt und verwendetem (Software-)Werkzeug nicht direkt manipuliert werden können. Um diese Randbedingungen dennoch berücksichtigen zu können, müssen sie zuerst transformiert werden. Dabei werden sie in eine Menge neuer Randbedingungen umgewandelt, die schließlich doch direkt beeinflusst werden können. Ziel der Arbeit ist die Entwicklung und Untersuchung eines Verfahrens zur automatischen Transformation von Randbedingungen.
Weiterentwicklung eines Verdrahtungswerkzeuges Integrierte Schaltungen können aus mehreren tausenden bis hunderttausenden Standardzellen bestehen, die nach der Platzierung verdrahtet werden müssen. Um diesen Prozess anhand von Teststrukturen bzw. Schaltungen besser am Institut untersuchen zu können, wurde ein eigenes Verdrahtungswerkzeug entwickelt. Ziel dieser Aufgabe ist es, die aktuelle Implementierung in C/C++ weiterzuentwickeln. Dabei soll sowohl Laufzeit und Verdrahtbarkeit verbessert werden als auch die Berücksichtigung von Randbedingungen.
Überprüfung von Entwurfsregeln auf Package-Ebene
Der Layoutentwurf integrierter Schaltungen (ICs) überführt eine Netzliste in geometrische Maskendaten - die Grundlage zur Herstellung der Nacktchips (Dies) in einer Halbleiterfabrik. Eine wichtige Teilaufgabe ist dabei die Verifikation dieser Layoutdaten, z.B. in Form von DRC (engl. design rule check) und LVS (engl. layout versus schematic). Anschließend findet das Packaging einzelner oder mehrerer Dies statt, also das Verpacken in einem Gehäuse. Im Vergleich mit dem IC-Entwurf sind Geometrien auf dieser Package-Ebene weniger komplex, dennoch werden auch hier vergleichbare Werkzeuge für die Verifikation benötigt
Entwicklung eines Floorplanning-Werkzeugs
Der Layoutentwurf integrierter Schaltungen (ICs) überführt eine Netzliste in
geometrische Maskendaten, die als Grundlage für die spätere Herstellung in
einer Halbleiterfabrik dienen. Auf dem Weg zum Layout erfolgen zunächst eine
(optionale) Partitionierung der Schaltung sowie das Floorplanning. Dabei
findet eine Abschätzung der erforderlichen Chipgröße statt. Außerdem werden
in diesem Schritt die Positionen und Abmessungen aller Makrozellen und
Partitionen festgelegt.
Entwicklung eines Werkzeugs zur Verdrahtung von Taktnetzen
Als Teil des am Institut entwickelten Softwarepakets für den Entwurf
digitaler integrierter Schaltungen ist in früheren Arbeiten das in C++
geschriebene Verdrahtungswerkzeug Semper entstanden, das auch
Schaltungen mit einer sehr großen Zahl von Netzen effizient verdrahten kann.
Dieses Werkzeug soll im Rahmen dieser Arbeit um die Möglichkeit zur
Verdrahtung von Taktnetzen (engl. clock tree synthesis) erweitert werden. Im
Vergleich zur großen Zahl von normalen Signalnetzen existieren oft nur
einzelne oder sehr wenige Taktnetze in einer typischen Schaltung. Bei ihrer
Verdrahtung ist sicherzustellen, dass die Taktsignale von einer einzelnen
Quelle möglichst zeitgleich an allen Senken (z.B. Takteingänge von
Flip-Flops) ankommen. Dazu werden speziell konstruierte Baum-Topologien
eingesetzt. Zur letztendlichen Verdrahtung dieser Topologien sind die
bewährten Methoden von Semper zu verwenden.
Schnittstellennutzung bei kommerziellen Verdrahtungswerkzeugen Kommerzielle Verdrahter sind leistungsstarke Werkzeuge für den Entwurf integrierter Schaltkreise. Sie verlegen ausgehend von einer Platzierung und der Netzliste alle Leiterbahnen im Layout. Dabei beachten sie Randbedingungen (z. B. Design Rules) und Optimierungsziele (z. B. Minimierung der Leiterbahnlänge). Über die Eingabe zusätzlicher Randbedingungen und Optimierungskriterien kann der Verdrahtungsprozess gesteuert werden. Um ein elektromigrationsrobustes Verdrahtungsergebnis zu erzielen, sollen nun geeignete Schnittstellen zur Steuerung gängiger kommerzieller Verdrahter ermittelt werden. Ziel ist es, den Verdrahter auf elektromigrationsrobuste Leitergeometrien zu begrenzen. Dazu sind entsprechende Randbedingungen zu ermitteln, in einer für den Verdrahter verarbeitbaren Form darzustellen und auf den Verdrahtungsprozess anzuwenden.
Am IFTE wurde ein Versuchsstand entwickelt, mit dem integrierte Schaltkreise unter Strom- und Temperaturbelastung auf ihre Elektromigrationsrobustheit untersucht werden können. Dieser war jedoch seit einiger Zeit nicht im Einsatz, da Reparatur- und Verbesserungsbedarfe bestehen. Ziel dieser Studienarbeit ist die Wiederherstellung der Funktionsfähigkeit des Versuchsstandes. Die erste Teilaufgabe ist ein Funktionstest des vorhandenen Aufbaus, um die zu ersetzenden Module zu ermitteln. Darauf aufbauend sollen geeignete Geräte (z.B. Messgeräte, Heizeinheit,…) für die Nachrüstung recherchiert werden. Abschließend ist der Aufbau in Betrieb zu nehmen und zu dokumentieren.
Durch die fortschreitende Strukturverkleinerung in der Mikroelektronik (14nm, 10nm, 7nm, ..., usw.) treten vermehrt Chipfehler auf. Ursache dafür sind oft ausgefallene Leiterbahnen aufgrund von Materialtransport. Der Materialtransport kann durch zu hohe Ströme, Temperaturen oder Stress verursacht sein. Ziel dieser Arbeit ist es zu untersuchen, welchen Einfluss Elektro-, Thermo- und Stressmigration in verschiedenen Einsatzgebieten haben. Dazu steht eine Simulationsumgebung am Institut zur Verfügung.
Die Vorhersage der Lebensdauer von Leitbahnen, welche durch Elektromigration begrenzt ist, ist eine wichtige Voraussetzung für den Entwurf moderner integrierter Schaltkreise. Da für diese Vorhersage wichtige Parameter nicht exakt gemessen werden können, sind Simulationen erforderlich. Ziel der Arbeit ist es, mit Hilfe von freien Software-Paketen eine Methodik zur Berechnung Elektromigrations-relevanter Parameter zu entwickeln.
Maschinelle Lernverfahren in der Entwurfsautomatisierung Ohne automatisierte Methoden wäre der Layoutentwurf hochkomplexer elektronischer Schaltkreise nicht möglich. Neue Herstellungstechnologien bringen jedoch immer mehr Randbedingungen mit sich, welche beim Bewerten einzelner Lösungsvarianten zu beachten sind. Dadurch steigt der Rechenaufwand innerhalb der Optimierungsalgorithmen drastisch an. Neben dem aufwendigen manuellen Erstellen reduzierter (und damit ausreichend schneller) Kostenmodelle, bieten statistische Lernverfahren die Möglichkeit kostenaufwendige Bewertungen zu "erlernen" und deren Berechnung damit wesentlich zu beschleunigen. Die Arbeit soll untersuchen, inwieweit entsprechende Ansätze in der Entwurfsautomatisierung bereits Anwendung finden. Weiterhin ist ein maschinelles Lernverfahren beispielhaft auf ein ausgewähltes Entwurfsproblem (z.B. Floorplanning) anzuwenden und einem etablierten Ansatz gegenüberzustellen.
Optimierung von Package-Layouts für den Mikro-Transferdruck Moderne Anwendungsfelder wie das Internet der Dinge oder autonomes Fahren treiben die wachsende Integration unterschiedlicher Komponenten in kompakte elektronische Baugruppen immer weiter voran. Die enge Integration von Sensoren, Aktoren, analogen und digitalen Schaltkreisen benötigt geeignete Fertigungstechnologien. Eine solche neue Fertigungstechnologie ist das Micro-Transfer-Printing (µTP). µTP ermöglicht die kostengünstige Herstellung heterogener Packages (z.B. Hall-Sensor auf CMOS-Schaltkreis). Neben vielen Vorteilen stellt das µTP den Layoutentwurf jedoch vor neue Herausforderungen. So müssen beispielsweise die Layouts der Einzelbestandteile aufeinander abgestimmt sein, aber auch die Randbedingungen der Fertigungstechnologie sind zu berücksichtigen. Die Aufgabe ist die Entwicklung bzw. Implementierung von Algorithmen zum fertigungsoptimierten Layoutentwurf.
Nutzung von Datenflussgraphen zur Beschreibung von Entwurfsabläufen Die Entwicklung integrierter Schaltkreise basiert auf dem Zusammenwirken vieler Einzelschritte und dem Austausch von Entwurfsdaten zwischen ihnen. Fertiger bieten den Designern eine Hilfestellung, indem sie Abläufe für die verbreitetsten Entwurfswerkzeuge in Form von Skriptsammlungen zur Verfügung stellen. Diese "Flows" können dann an den jeweiligen Bedarf angepasst werden. Mit zunehmender Komplexität der Technologien und der Verfügbarkeit alternativer Entwurfswerkzeuge für die einzelnen Entwurfsschritte nimmt der Umfang dieser Skripte immer weiter zu und deren Handhabbarkeit immer weiter ab. In der Arbeit ist zu untersuchen, inwieweit Entwurfsabläufe grafisch dargestellt und ausführbar gemacht werden können. Eine solche grafische Beschreibung des Flows hätte viele Vorteile, beispielsweise eine einfachere Zugänglichkeit der Parameter auch für nicht-programmierende Designer sowie die Möglichkeit einzelne Schritte auszutauschen und neu zu verknüpfen.
FEM-Simulation von HF-Wellenleitern mit freier Software
Um die Zuverlässigkeit und Störungssicherheit hochfrequenter Baugruppen zu beurteilen, können diese vor der Herstellung simuliert werden.
Stand der Technik ist dabei unter anderem die Simulation per FEM (Finite-Elemente-Methode).
Dabei werden die Geometrien in ein Programm importiert und vernetzt, sodass sich ein aus vielen kleinen Teilvolumen bestehendes Modell ergibt.
Im Anschluss kann dieses Modell für gegebene Randbedingungen simuliert und die Ergebnisse berechnet und dargestellt werden.
Modellierung und Transformation von flexiblen Leiterplatten im dreidimensionalen Raum
Flexible Leiterplatten ermöglichen die Fertigung sehr kompakter Baugruppen und sind damit aus der heutigen Baugruppenentwicklung nicht mehr wegzudenken.
Ein Problem ist allerdings die vorherige Simulation, vor allem im Hinblick auf die dreidimensionale Formgebung (Verbiegung) und die als Folge auftretenden Schädigungen an der Leiterplatte.
Damit die Leiterplatten im verformten Zustand simuliert werden können, ist vorher eine entsprechende Modellierung und Berechnung der Verformung nötig.
Ziel der Aufgabe ist daher eine Recherche von Darstellungsmöglichkeiten (z.B. mittels NURBS) sowie die anschließende Transformation von flexiblen Leiterplatten und darauf befindlicher Leiterzüge.
Gegeben sind dabei Biegelinien und -radien, anhand derer die Leiterplatten in eine gewünschte Form gebogen werden sollen.
Die so gebogene Geometrie soll im Anschluss für eine Simulation der Leiterplatte im Hinblick auf Biegebeanspruchung beim Verformen herangezogen werden.
Rotatorische Bauteile auf Wellen sind Bestandteil vieler technischer Geräte mit mecha-nischen Komponenten. Die Auslegung dieser Elemente gehört zum Grundlagenwissen jedes Konstrukteurs. Ein Teil des Entwurfsprozesses ist das Überprüfen des Schwingverhaltens des geplanten Systems, insbesondere für Optimierungen hinsichtlich Material-, Gewichts- und Kostenreduktion.
Für die anschauliche Vermittlung dieses Wissens ist ein Demonstrator notwendig, der das Schwingungsverhalten
von Wellen deutlich zeigt. Dieser soll in der Studienarbeit konzipiert und aufgebaut werden. Dabei sind die
wichtigsten Teilaufgaben die theoretische Be-rechnung des Schwingverhaltens mit entsprechender mechanischer
Dimensionierung aller Komponenten sowie das Entwickeln eines didaktischen Konzepts hinsichtlich der Ausstattung mit
Sensoren und Anzeigeelementen. Ansprechpartner:
BAR II/19, Tel. 463-33976
Dipl.-Ing. Christoph Steinmann
BAR II/34, Tel. 463-32169
Computergestützte Toleranzsimulation mit PolitoCAT und Politopix Analyse des praktischen Einsatzes von Form- und Lagetoleranzen Untersuchung von Fertigungstoleranzen der Print-in-Place Methode
Elektrodynamischer Kurzhubantrieb
Konstruktion einer manuellen Injektionsvorrichtung für einen
gedruckten Glukosesensor
Messschaltung für einen organischen elektrochemischen Transistor
(OECT) zur Glukosemessung mit einem Biopatch
← zurück zu Hinweise für Studenten / Diplomanden und Themen für studentische Arbeiten
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Letzte Änderung: 5.10.2022 |