|
|
Technische Universität
Dresden |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
Themen für Studienarbeiten
Beachten Sie bitte auch die aktuellen Angebote vor dem Raum BAR II/26 oder fragen Sie die Arbeitsgruppenleiter nach möglichen Themen!
Beim Entwurf analoger integrierter Schaltungen müssen eine Vielzahl von Randbedingungen berücksichtigt werden. Oftmals hängt der Zustand dieser Randbedingungen von Designparametern ab, die je nach Entwurfsschritt und verwendetem (Software-)Werkzeug nicht direkt manipuliert werden können. Um diese Randbedingungen dennoch berücksichtigen zu können, müssen sie zuerst transformiert werden. Dabei werden sie in eine Menge neuer Randbedingungen umgewandelt, die schließlich doch direkt beeinflusst werden können. Ziel der Arbeit ist die Entwicklung und Untersuchung eines Verfahrens zur automatischen Transformation von Randbedingungen.
Integrierte Schaltungen können aus mehreren tausenden bis hunderttausenden Standardzellen bestehen, die nach der Platzierung verdrahtet werden müssen. Um diesen Prozess anhand von Teststrukturen bzw. Schaltungen besser am Institut untersuchen zu können, wurde ein eigenes Verdrahtungswerkzeug entwickelt. Ziel dieser Aufgabe ist es, die aktuelle Implementierung in C/C++ weiterzuentwickeln. Dabei soll sowohl Laufzeit und Verdrahtbarkeit verbessert werden als auch die Berücksichtigung von Randbedingungen.
Der Layoutentwurf integrierter Schaltungen (ICs) überführt eine Netzliste in geometrische Maskendaten - die Grundlage zur Herstellung der Nacktchips (Dies) in einer Halbleiterfabrik. Eine wichtige Teilaufgabe ist dabei die Verifikation dieser Layoutdaten, z.B. in Form von DRC (engl. design rule check) und LVS (engl. layout versus schematic). Anschließend findet das Packaging einzelner oder mehrerer Dies statt, also das Verpacken in einem Gehäuse. Im Vergleich mit dem IC-Entwurf sind Geometrien auf dieser Package-Ebene weniger komplex, dennoch werden auch hier vergleichbare Werkzeuge für die Verifikation benötigt
Der Layoutentwurf integrierter Schaltungen (ICs) überführt eine Netzliste in
geometrische Maskendaten, die als Grundlage für die spätere Herstellung in
einer Halbleiterfabrik dienen. Auf dem Weg zum Layout erfolgen zunächst eine
(optionale) Partitionierung der Schaltung sowie das Floorplanning. Dabei
findet eine Abschätzung der erforderlichen Chipgröße statt. Außerdem werden
in diesem Schritt die Positionen und Abmessungen aller Makrozellen und
Partitionen festgelegt.
Als Teil des am Institut entwickelten Softwarepakets für den Entwurf
digitaler integrierter Schaltungen ist in früheren Arbeiten das in C++
geschriebene Verdrahtungswerkzeug Semper entstanden, das auch
Schaltungen mit einer sehr großen Zahl von Netzen effizient verdrahten kann.
Dieses Werkzeug soll im Rahmen dieser Arbeit um die Möglichkeit zur
Verdrahtung von Taktnetzen (engl. clock tree synthesis) erweitert werden. Im
Vergleich zur großen Zahl von normalen Signalnetzen existieren oft nur
einzelne oder sehr wenige Taktnetze in einer typischen Schaltung. Bei ihrer
Verdrahtung ist sicherzustellen, dass die Taktsignale von einer einzelnen
Quelle möglichst zeitgleich an allen Senken (z.B. Takteingänge von
Flip-Flops) ankommen. Dazu werden speziell konstruierte Baum-Topologien
eingesetzt. Zur letztendlichen Verdrahtung dieser Topologien sind die
bewährten Methoden von Semper zu verwenden.
Schnittstellennutzung bei kommerziellen Verdrahtungswerkzeugen Kommerzielle Verdrahter sind leistungsstarke Werkzeuge für den Entwurf integrierter Schaltkreise. Sie verlegen ausgehend von einer Platzierung und der Netzliste alle Leiterbahnen im Layout. Dabei beachten sie Randbedingungen (z. B. Design Rules) und Optimierungsziele (z. B. Minimierung der Leiterbahnlänge). Über die Eingabe zusätzlicher Randbedingungen und Optimierungskriterien kann der Verdrahtungsprozess gesteuert werden. Um ein elektromigrationsrobustes Verdrahtungsergebnis zu erzielen, sollen nun geeignete Schnittstellen zur Steuerung gängiger kommerzieller Verdrahter ermittelt werden. Ziel ist es, den Verdrahter auf elektromigrationsrobuste Leitergeometrien zu begrenzen. Dazu sind entsprechende Randbedingungen zu ermitteln, in einer für den Verdrahter verarbeitbaren Form darzustellen und auf den Verdrahtungsprozess anzuwenden.
FEM-Simulation von Elektromigration in integrierten Schaltkreisen Elektromigration (EM) ist ein Zuverlässigkeitsproblem, welches in mikroelektronischen Schaltkreisen auftritt. Dabei werden die Leiterbahnen auf dem Chip durch die hohen Stromdichten beschädigt, was zum Ausfall der ganzen Schaltung führen kann. Die EM in Leiterbahnen kann mit der Finite-Elemente-Methode (FEM) simuliert werden. Entsprechende Modelle stehen am Institut zur Verfügung. Die Modelle bewerten die EM-Gefährdung einer Leiterbahn anhand des sich ausbildenden hydrostatischen Stresses. In experimentellen Untersuchungen äußert sich die EM dagegen durch Voids, welche zu einem erhöhten Widerstand der Leiterbahn führen. Zur Validierung dieser FEM-Modelle am IFTE sollen experimentelle Untersuchungen recherchiert werden, mit deren Fehlerbildern die Ergebnisse der FEM-Simulationen verglichen werden können. Dazu sind geeignete Vergleichskriterien und Prüffälle zu entwickeln. Aus den Ergebnissen sollen nötige Anpassungen und Erweiterungen der FEM-Modelle abgeleitet und implementiert werden. Dazu ist eine Einarbeitung in die Thematik der Elektromigration sowie in die Arbeit mit FEM-Werkzeugen nötig.
Durch die fortschreitende Strukturverkleinerung in der Mikroelektronik (14nm, 10nm, 7nm, ..., usw.) treten vermehrt Chipfehler auf. Ursache dafür sind oft ausgefallene Leiterbahnen aufgrund von Materialtransport. Der Materialtransport kann durch zu hohe Ströme, Temperaturen oder Stress verursacht sein. Ziel dieser Arbeit ist es zu untersuchen, welchen Einfluss Elektro-, Thermo- und Stressmigration in verschiedenen Einsatzgebieten haben. Dazu steht eine Simulationsumgebung am Institut zur Verfügung.
Die Vorhersage der Lebensdauer von Leitbahnen, welche durch Elektromigration begrenzt ist, ist eine wichtige Voraussetzung für den Entwurf moderner integrierter Schaltkreise. Da für diese Vorhersage wichtige Parameter nicht exakt gemessen werden können, sind Simulationen erforderlich. Ziel der Arbeit ist es, mit Hilfe von freien Software-Paketen eine Methodik zur Berechnung Elektromigrations-relevanter Parameter zu entwickeln.
Ohne automatisierte Methoden wäre der Layoutentwurf hochkomplexer elektronischer Schaltkreise nicht möglich. Neue Herstellungstechnologien bringen jedoch immer mehr Randbedingungen mit sich, welche beim Bewerten einzelner Lösungsvarianten zu beachten sind. Dadurch steigt der Rechenaufwand innerhalb der Optimierungsalgorithmen drastisch an. Neben dem aufwendigen manuellen Erstellen reduzierter (und damit ausreichend schneller) Kostenmodelle, bieten statistische Lernverfahren die Möglichkeit kostenaufwendige Bewertungen zu "erlernen" und deren Berechnung damit wesentlich zu beschleunigen. Die Arbeit soll untersuchen, inwieweit entsprechende Ansätze in der Entwurfsautomatisierung bereits Anwendung finden. Weiterhin ist ein maschinelles Lernverfahren beispielhaft auf ein ausgewähltes Entwurfsproblem (z.B. Floorplanning) anzuwenden und einem etablierten Ansatz gegenüberzustellen.
Moderne Anwendungsfelder wie das Internet der Dinge oder autonomes Fahren treiben die wachsende Integration unterschiedlicher Komponenten in kompakte elektronische Baugruppen immer weiter voran. Die enge Integration von Sensoren, Aktoren, analogen und digitalen Schaltkreisen benötigt geeignete Fertigungstechnologien. Eine solche neue Fertigungstechnologie ist das Micro-Transfer-Printing (µTP). µTP ermöglicht die kostengünstige Herstellung heterogener Packages (z.B. Hall-Sensor auf CMOS-Schaltkreis). Neben vielen Vorteilen stellt das µTP den Layoutentwurf jedoch vor neue Herausforderungen. So müssen beispielsweise die Layouts der Einzelbestandteile aufeinander abgestimmt sein, aber auch die Randbedingungen der Fertigungstechnologie sind zu berücksichtigen. Die Aufgabe ist die Entwicklung bzw. Implementierung von Algorithmen zum fertigungsoptimierten Layoutentwurf.
Die Entwicklung integrierter Schaltkreise basiert auf dem Zusammenwirken vieler Einzelschritte und dem Austausch von Entwurfsdaten zwischen ihnen. Fertiger bieten den Designern eine Hilfestellung, indem sie Abläufe für die verbreitetsten Entwurfswerkzeuge in Form von Skriptsammlungen zur Verfügung stellen. Diese "Flows" können dann an den jeweiligen Bedarf angepasst werden. Mit zunehmender Komplexität der Technologien und der Verfügbarkeit alternativer Entwurfswerkzeuge für die einzelnen Entwurfsschritte nimmt der Umfang dieser Skripte immer weiter zu und deren Handhabbarkeit immer weiter ab. In der Arbeit ist zu untersuchen, inwieweit Entwurfsabläufe grafisch dargestellt und ausführbar gemacht werden können. Eine solche grafische Beschreibung des Flows hätte viele Vorteile, beispielsweise eine einfachere Zugänglichkeit der Parameter auch für nicht-programmierende Designer sowie die Möglichkeit einzelne Schritte auszutauschen und neu zu verknüpfen.
Elektrodynamischer Kurzhubantrieb
Entwurf eines Rückflussresistors mit aktiver Arbeitspunktregelung
Aufbau einer Volumenstromregelung für eine nicht-okklusive Schlauchpumpe
Entwurf eines Rückflussresistors mit justierbarer Federsteife
← zurück zu Hinweise für Studenten / Diplomanden und Themen für studentische Arbeiten
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
Letzte Änderung: 06.10.2021 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||
tu-dresden.de
