

Elektromigration

Eine neue Herausforderung beim Entwurf elektronischer Baugruppen

Teil 3: Berechnung von Stromdichten in Leiterbahnen unterschiedlicher Geometrie

Jens Lienig, Dresden; Göran Jerke, Reutlingen

Zu hohe Stromdichten in Leiterbahnen von elektronischen Baugruppen können zu Schaltungsausfällen durch Elektromigration führen. Ein rechnergestütztes Werkzeug kann auftretende Stromdichten berechnen, grafisch darstellen und mit der jeweils maximal zulässigen Stromdichte vergleichen.

Wegen der stetig abnehmenden Strukturabmessungen wird das Problem zu hoher Stromdichten in Leiterbahnen immer akuter. Nachdem der erste Teil dieser Serie die physikalischen Ursachen der Elektromigration untersucht hat (F&M Mechatronik 10/2002) und eine stromabhängige Verdrahtungsstrategie Gegenstand des zweiten Teils war (F&M Mechatronik 1-2/2003), soll nun abschließend ein Werkzeug zur Berechnung der Stromdichte in Verdrahtungsleitungen analoger Schaltungen vorgestellt werden.

Abgesehen von wenigen Ausnahmen (zum Beispiel [1]), beschränken sich bisherige Arbeiten zur Stromdichteanalyse in Verdrahtungssystemen im Wesentlichen auf digitale Schaltungen (zum Beispiel [2, 3]). Jedoch tritt die Elektromigration verstärkt bei analogen Schaltungen mit ihren zumeist konstanten Stromrichtungen auf, da bei digitalen Schaltungen auf Grund der wechselnden kapazitiven Auf- und Entladung der Leiterbahnen ein gewisser

KONTAKT

Institut für Feinwerktechnik,
Technische Universität Dresden,
01062 Dresden,
Tel. 03 51 /4 63 -3 47 42,
Fax 0351 /4 63 -3 71 83,
www.ifwt.et.tu-dresden.de

Robert Bosch GmbH,
Abteilung AE/DIC,
72762 Reutlingen,
Tel. 0 71 21 /35 -17 34,
Fax 0 71 21 /35 -26 87,
www.bosch.de

›Kompensationseffekt‹ besteht. Darüber hinaus zeichnen sich analoge Schaltungen bei speziellen Anwendungen, etwa in der Automobiltechnik, oft durch große Ströme aus. Somit besteht ein dringender Bedarf an einer Stromdichteanalyse im analogen Schaltungslayout.

Wegen der zunehmenden Komplexität der Schaltungen erweist sich die bisher übliche manuelle Überprüfung von Stromführenden Elementen bezüglich ihrer maximalen Stromtragfähigkeit mehr und mehr als zu zeitaufwändig und fehleranfällig. Daher wurde ein rechnergestütztes Werkzeug entwickelt, welches bei Leiterbahnen, Vias und Pins analoger Schaltungen die auftretenden Stromdichten berechnet, grafisch veranschaulicht und mit ei-

ner maximal zulässigen Stromdichte vergleicht. Das ermöglicht dem Entwerfer eine automatische, zeiteffektive und zuverlässige Überprüfung der Elektromigrationsanfälligkeit der gewählten Schaltungsrealisierung.

Die Berechnung der Stromdichte einschließlich des Vergleichs mit einer maximal zulässigen Stromdichte wird nachfolgend als »Stromdichte-Verifikation« bezeichnet. Die automatisierte Stromdichte-Verifikation erfordert folgende Informationen:

- die Stromwerte an den Pinanschlüssen,
- eine Layoutbeschreibung der zu untersuchenden Netze,
- technologieabhängige Daten, wie zum Beispiel Lagendicke und -material,
- Angaben zur Betriebstemperatur und Temperaturverteilung auf dem Schaltungsträger.

Ablauf der Stromdichte-Verifikation

Die Vorgehensweise bei der hier beschriebenen Stromdichte-Verifikation veranschaulicht Bild 1. Jede Baugruppe innerhalb eines hierarchischen Designs muss gesondert simuliert werden, wobei die Stimulidaten einen größtmöglichen Wertebereich von Eingangsdaten abdecken sollten. Das Ergebnis der Simulation ist eine diskrete Menge von Stromwerten, welche den jeweiligen Pinanschlüssen zugeordnet werden.

Bei der Modulgeneration werden die anfänglich benutzten schematischen Symbole der einzelnen Bauelemente in ihre realen physikalischen Abbilder überführt. Im anschließenden Layoutschritt erfolgen Platzierung und Verdrahtung dieser Bauelemente.

Die Layoutangaben der Netze, die Stromwerte an den Pinanschlüssen sowie Technologie- und Temperaturdaten werden zur




Bild 1. Ablauf einer automatisierten Stromdichte-Verifikation beim Entwurf analoger Schaltungen

Stromdichte-Berechnung benötigt. Die Ergebnisse dieser Berechnung dienen zum einen zur grafischen Darstellung des Stromdichteverlaufs und zum anderen zur Prüfung der Stromdichte. Bei der Prüfung der Stromdichte werden Überschreitungen der maximal zulässigen Stromdichte festgestellt. Je nach der Art der Überschreitung wird (1) das Layout modifiziert – wenn zum Beispiel Leiterzüge nicht ausreichend dimensioniert wurden –, (2) die Parameter des Modulgenerators angepasst – wenn zum Beispiel Pinanschlüsse die ihnen zugeordneten Stromwerte nicht tragen können –, oder (3) es wird zur schematischen Eingabe zurückgegangen – etwa wenn eine angeschlossene Baugruppe modifiziert werden muss.

Stromwerte an den Pinanschlüssen

Voraussetzung für die Stromdichte-Verifikation ist die Kenntnis aller Pinströme

der zu verifizierenden Netze. Daher sind während der Schaltungssimulation die Pinströme zu ermitteln, wobei bei der hier vorgestellten Verifikationsmethode jedem Pinanschluss richtungsabhängig der maximale und der minimale Strom (I_{max} , I_{min}) zugeordnet werden (Bild 2). Diese Pinströme sind zeitunabhängig. Dies ermöglicht es, sie als Bestandteil der Bibliothek abzuspeichern (und so einen hohen Automatisierungsgrad zu unterstützen), und erlaubt darüber hinaus deren einfache manuelle Modifizierung, unter anderem direkt während des Entwurfsprozesses.

Ermitteln der Stromdichte

Zur Rechenzeit- und Speicherplatzreduzierung wird bei der Bestimmung von Einzelströmen in Netzzweigen jedes zu verifizierende Netz einer Layoutsegmentierung unterzogen.

Dazu wird zuerst das Layout eines Netzes in einem Stromgraphen abgebildet, wobei die Knoten die Pinanschlusspunkte beziehungsweise Steinerpunkte repräsentieren (Bild 3a). Der »Worst-Case«-Strom für jede Kante dieses Graphen (also jedes Netzsegments) wird anschließend aus den Pinströmen ermittelt. Wegen der ihnen eigenen Inhomogenitäten bezüglich des Stromflusses werden Kreuzungsbereiche gesonderten Segmenten zugeordnet (Bild 3b). Anzumerken ist, dass Schleifenanordnungen eines Netzes nicht einer Layoutsegmentierung unterzogen werden können; hier ist das gesamte Netz unter Annahme von Worst-Case-Strömen als Einheit zu verifizieren.




Bild 2. Pinanschlüsse werden mit ihren richtungsabhängigen maximalen und minimalen Stromwerten (I_{max} , I_{min}) gekennzeichnet




Bild 3. Bei der Layoutsegmentierung eines Netzes wird zuerst ein Stromgraf erstellt, bei dem eine Worst-Case-Analyse hinsichtlich der zu erwartenden Ströme vorgenommen wird (a). Damit kann dann jedem Einzelsegment ein Maximalstrom zugeordnet werden (b), der zur Berechnung der Stromdichte herangezogen wird

Die hier vorgestellte Verifikationsmethode verwendet die Finite-Elemente-Methode (FEM) zur Berechnung der Stromdichte. Daher sind zuvor die einzelnen Layoutsegmente in noch feinere Strukturen, in so genannte »finite Elemente«, aufzuspalten. Die finiten Elemente werden dabei als Dreiecke abgebildet, da der Stromfluss vereinfachend als ein zweidimensionales Problem angenommen wird. Die Erzeugung dieser Dreiecke erfolgt unter Anwendung der »Delaunay Triangulation« [4], wobei der Vermaschungsgrad an Ecken und Vias entsprechend den dort zu erwartenden inhomogenen Stromverläufen erhöht wird (Bild 4).

Unter der Annahme, dass sich der Stromfluss vereinfachend als zweidimensionales Problem betrachten lässt, wird die Stromdichte für jedes Layoutsegment aus dem elektrischen Potenzial ϕ berechnet:

$$J = -\frac{1}{\rho} \left(\frac{\partial \phi}{\partial x}, \frac{\partial \phi}{\partial y} \right)^T \quad (1)$$

wobei J die Stromdichte repräsentiert, ρ den spezifischen elektrischen Widerstand, ϕ das elektrische Potenzial und x, y die Raumkoordinaten in R^2 .

Zur Ermittlung des elektrischen Potentials $\phi(x, y)$ in Gleichung (1) wird die Laplace-Gleichung

$$\Delta \phi = \frac{\partial^2 \phi}{\partial x^2} + \frac{\partial^2 \phi}{\partial y^2} = 0 \quad (2)$$

im Feld G ($G \in R^2$) herangezogen. Zur Lösung von Gleichung (2) wird eine lineare Ansatzfunktion zur Beschreibung des Potenzialverlaufs innerhalb eines finiten Elements gewählt. Diese Ansatzfunktion und die Koordinaten der beteiligten Dreieckspunkte dienen zur Erstellung einer so genannten Elementmatrix für jedes finite Element. Alle Elementmatrizen werden zu einer so genannten Systemmatrix kombiniert, welche die Beziehungen aller Dreieckspunkte zu allen jeweiligen Nachbarpunkten abbildet.

Nach Eintrag der Randwerte (eingespeiste Ströme, Einspeisepunkte) in die Systemmatrix entsteht ein symmetrisches Gleichungssystem mit n unabhängigen Variablen (n – Anzahl der Dreieckspunkte im Feld G), welches die stofflichen und geometrischen Eigenschaften der Dreieckspunkte mit den eingespeisten Strömen und deren Einspeisepunkten verknüpft. Dieses Gleichungssystem dient zur Ermittlung einer gültigen Lösung der Laplace-Gleichung (2).

Das Gleichungssystem lässt sich mit einem iterativen Verfahren lösen, zum Beispiel mit Hilfe des Verfahrens der konjugierten Gradienten. Das Ergebnis enthält alle Potenzialwerte an den Dreieckspunkten. Unter Nutzung von Gleichung (1) und dieser Potenzialwerte wird die Stromdichte innerhalb eines finiten Elements errechnet. Eine detailliertere Beschreibung der Stromdichteberechnung findet der Leser in [5].




Bild 4. Erzeugung finiter Elemente am Beispiel eines einfachen Layoutsegments. Besondere Beachtung wird dabei der dreidimensionalen Viastruktur gewidmet, um die im Viabereich auftretenden Ströme detailliert zu erfassen

Prüfung und Darstellung der Stromdichte

Zur Feststellung, ob eine errechnete Stromdichte J innerhalb eines finiten Elements noch tolerierbar ist (also langfristig ohne zuverlässigkeitsmindernde Elektromigrationsauswirkungen bleibt), muss diese mit der maximal zulässigen Stromdichte J_{\max} des jeweiligen Leiterbahnmaterials verglichen werden. Dabei ist die starke Temperaturabhängigkeit der maximal tolerierbaren Stromdichte zu berücksichtigen, das heißt, durch Einbeziehung der Betriebstemperatur sind die maximal zulässigen Stromdichtewerte zuerst der Anwendungstemperatur anzupassen, bevor eine Aussage über eine Entwurfsregelverletzung ($J > J_{\max}$) getroffen werden kann.

Die Erweiterung der Pinstrombestimmung zum Einbeziehen von zeitabhängigen Pinströmen ermöglicht die grafische Darstellung der Stromdichteverteilung zu einem bestimmten Zeitpunkt. Dabei wird jedem errechneten Stromdichtewert ein Farbwert zugeordnet. Die Bilder 5 bis 7 stellen einige Beispiele dar.

Fazit und Ausblick

Mit Hilfe der vorgestellten Verifikationsmethode lassen sich Leiterbahnen unterschiedlichster Geometrien hinsichtlich der auftretenden Stromdichten effektiv und realitätsnah prüfen. Damit kann ein automatisches Verifikationswerkzeug die heute noch weit verbreitete manuelle Überprüfung von Stromdichten, was erheblichen Effizienzgewinn hinsichtlich Fehleranfälligkeit und Zeitaufwand mit sich bringt.

Die wegen der immer kleineren Strukturabmessungen elektronischer Baugruppen auftretenden Probleme werden auch künftig den Entwickler vor neue Herausforderungen stellen, zu denen verstärkt die Elektromigration gehören wird. Daher ist es unerlässlich, dass die Hersteller von Entwurfswerkzeugen und die Elektronikentwickler Elektromigration als eine neue Herausforderung annehmen, um den Ansprüchen an die Zuverlässigkeit elektronischer Baugruppen und Geräte entsprechen zu können. Die in dieser dreiteiligen Serie über Elektromigration dargestellten Sachverhalte einschließlich stromgerechter Verdrahtungs- und Verifikationsmöglichkeiten sollten als ein erster Schritt in diese Richtung verstanden werden.




Bild 5. Veranschaulichung der Stromdichteerhöhung an 90-Grad- (a), 135-Grad- (b) und 150-Grad-Ecken (c), welche die Notwendigkeit der Vermeidung von 90-Grad-Ecken in strombelasteten Leiterzügen verdeutlicht

Bild 6. Die Quasi-3D-Darstellung eines Via-Beispiels zeigt die Stromdichteerhöhung im Inneren eines Vias, welche bei konventioneller Untersuchung der Stromdichte ausschließlich auf den Verdrahtungsebenen nicht sichtbar geworden wäre





Bild 7. Auch mikromechanische Strukturen, wie hier die Heizspirale eines Sensorelements, lassen sich auf ihre Stromdichte hin untersuchen. Die dabei festgestellte Überhöhung der Stromdichte in den Knicken ließ sich anschließend durch eine konstruktive Änderung vollständig beseitigen

Literatur

- 1 S. Gerbershagen, A. Stürmer, M. Decker, J. Lienig, G. Jerke, P. Decker, H. Brocke, R. Klausen: »Stromdichteanalyse von Leitbahnen integrierter Schaltungen«; GI/GMM/ITG-Fachtagung »Entwurf Integrierter Schaltungen und Systeme«, 2001, S. 161-165
- 2 C.-C. Teng, Y.-K. Cheng, E. Rosenbaum, S.-M. Kang: »Hierarchical Electromigration Reliability Diagnosis for VLSI Interconnects«; 33rd Design Automation Conference, 1996, S. 752-757
- 3 N. NS, F. Cano, H. Haznedar, D. Young: »A Practical Approach to Static Signal Electromigration Analysis«; 35th Design Automation Conference, 1998, S. 572-577
- 4 M. J. Laszlo: »Computational Geometry and Computer Graphics in C++«; Prentice Hall, New Jersey, 1996
- 5 G. Jerke, J. Lienig: »Hierarchical Current Density Verification for Electromigration Analysis in Arbitrarily Shaped Metallization Patterns of Analog Circuits«; Proceedings Design, Automation and Test in Europe (DATE) 2002, Paris, 2002, S. 464-469

Autoren

Prof. Dr. Jens Lienig ist Inhaber der Professur »Entwicklung und Konstruktion der Feinwerktechnik und Elektronik« am Institut für Feinwerktechnik der TU Dresden.

Dipl.-Ing. Göran Jerke arbeitet zur Zeit an seiner Promotion bei Robert Bosch in Reutlingen.